00213/211

# 

別紙添付の警額に記載されている事項は下記の出願警額に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

1999年 9月 6日

出願番号

Application Number:

平成11年特許顯第252108号

出 顯 人 Applicant (s):


カシオ計算機株式会社

2000年 2月25日

特 許 庁 長 官 Commissioner,

Patent Office

號



【書類名】

特許願

【整理番号】

99-0326-00

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/146

H01L 31/10

HO4N 05/335

【発明者】

【住所又は居所】

東京都八王子市石川町2951番地の5

カシオ計算機株式会社 八王子研究所内

【氏名】

中村 善亮

【特許出願人】

【識別番号】

000001443

【氏名又は名称】 カシオ計算機株式会社

【代表者】

樫尾 和雄

【代理人】

【識別番号】

100096699

【弁理士】

【氏名又は名称】

鹿嶋 英實

【手数料の表示】

【予納台帳番号】

021267

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9600683

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 フォトセンサシステムの駆動制御方法

【特許請求の範囲】

【請求項1】 マトリクス状に配列された複数個のフォトセンサと、該フォトセンサの第1のゲート電極を行方向に接続した第1のゲートライン群と、前記フォトセンサの第2のゲート電極を行方向に接続した第2のゲートライン群と、前記フォトセンサのドレイン電極を列方向に接続したデータライン群と、を備えたフォトセンサシステムの駆動制御方法において、

該フォトセンサシステムの駆動制御方法は、前記第1のゲートライン群の所定のラインにリセットパルスを印加して、前記フォトセンサを初期化する第1のステップと、

前記初期化終了後、プリチャージパルスに基づいて、前記データライン群の所 定のラインに所定のプリチャージ電圧を印加するプリチャージ動作が終了したフ ォトセンサに対して、前記第2のゲートラインを介して読み出しパルスを印加し て、前記初期化終了から前記読み出しパルスの印加までの電荷蓄積期間に蓄積さ れた電荷による前記データラインの電圧変化を順次出力する第2のステップと、 を含み、

前記第2のステップにおける前記プリチャージパルスと読み出しパルスの各行毎の印加タイミングは、前記第1のステップにおけるリセットパルスと、前記第2のステップにおける前記プリチャージパルス及び前記読み出しパルスとの合計時間に設定されていることを特徴とするフォトセンサシステムの駆動制御方法。

【請求項2】 前記第1のステップにおいて、前記リセットパルスを前記第 1のゲートライン群の各々に同時に印加し、

前記第2のステップにおいて、前記データライン群の各々に順次、前記プリチャージ電圧を印加するとともに、前記第2のゲートライン群の各々に順次読み出しパルスを印加することを特徴とする請求項1記載のフォトセンサシステムの駆動制御方法。

【請求項3】 前記第1のステップにおいて、前記リセットパルスを前記第 1のゲートライン群の各々に順次印加し、 前記第2のステップにおいて、前記第1のゲートライン群への前記第1のステップにおける前記リセットパルスの印加終了後、前記データライン群の各々に順次、前記プリチャージ電圧を印加するとともに、前記第2のゲートライン群の各々に、前記第1のステップにおける前記第1のゲートライン群への前記リセットパルスの印加順序に対して逆の順序で、読み出しパルスを印加することを特徴とする請求項1記載のフォトセンサシステムの駆動制御方法。

(150k)

【請求項4】 前記第1のステップにおいて、前記リセットパルスを前記第 1のゲートライン群の各々に順次印加し、

前記第2のステップにおいて、前記第1のステップと同期して、前記データライン群の各々に順次、前記プリチャージ電圧を印加するとともに、前記第2のゲートライン群の各々に、前記第1のステップにおける前記第1のゲートライン群への前記リセットパルスの印加順序に対して逆の順序で、読み出しパルスを印加するとともに、前記データライン群への所定のプリチャージ電圧の印加、及び、前記第2のゲートライン群への読み出しパルスの印加が終了し、前記第1のステップにおけるリセットパルスと、前記第2のステップにおける前記プリチャージパルス及び前記読み出しパルスとの合計時間経過後、前記データライン群の各々に順次、前記プリチャージ電圧を印加するとともに、前記第2のゲートライン群の各々に、前記読み出しパルスの印加順序と同じ順序で前記読み出しパルスを印加することを特徴とする請求項1記載のフォトセンサシステムの駆動制御方法。

【請求項5】 前記第1のステップにおけるリセットパルスと、前記第2のステップにおける前記プリチャージパルスと、前記読み出しパルスは、相互に時間的に重ならないように設定されていることを特徴とする請求項1乃至4のいずれかに記載のフォトセンサシステムの駆動制御方法。

【請求項6】 前記第2のステップにおける前記電荷蓄積期間は、前記第1のステップにおけるリセットパルスと、前記第2のステップにおける前記プリチャージパルス及び前記読み出しパルスとの合計時間を基準時間として、該基準時間の整数倍に相当する時間に設定されていることを特徴とする請求項1乃至4のいずれかに記載のフォトセンサシステムの駆動制御方法。

【請求項7】 前記第2のステップにおける前記電荷蓄積期間は、前記第1

のステップにおけるリセットパルスと、前記第2における前記プリチャージパルス及び前記読み出しパルスとの合計時間を基準時間として、前記各行毎に異なる長さの時間に設定されていることを特徴とする請求項2乃至4のいずれか記載のフォトセンサシステムの駆動制御方法。

【請求項8】 前記フォトセンサは、半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成されたトップゲート電極及びボトムゲート電極と、を有し、

前記トップゲート電極を前記第1のゲート電極とするとともに、前記ボトムゲート電極を前記第2のゲート電極とし、前記チャネル領域に前記照射された光の量に対応する電荷が発生、蓄積されることを特徴とする請求項1乃至4のいずれかに記載のフォトセンサシステムの駆動制御方法。

# 【発明の詳細な説明】

[0001]

# 【発明の属する技術分野】

本発明は、フォトセンサシステムの駆動制御方法に関し、特に、いわゆる、ダブルゲート構造を有する薄膜トランジスタによるフォトセンサを2次元配列して構成されるフォトセンサアレイの駆動制御方法に関する。

[0002]

#### 【従来の技術】

従来、印刷物や写真、あるいは、指紋等の微細な凹凸の形状等を読み取る 2 次元画像の読取装置として、光電変換素子(フォトセンサ)をマトリクス状に配列して構成されるフォトセンサアレイを有する構造のものがある。このようなフォトセンサアレイとして、一般に、CCD (Charge Coupled Device) 等の固体撮像デバイスが用いられている。

[0003]

CCDは、周知の通り、フォトダイオードや薄膜トランジスタ(TFT: Thin Film Transistor) 等のフォトセンサをマトリクス状に配列した構成を有し、各フォトセンサの受光部に照射された光量に対応して発生する電子-正孔対の電荷

3

量を、水平走査回路及び垂直走査回路により検出し、照射光の輝度を検知している。

[0004]

このようなCCDを用いたフォトセンサシステムにおいては、走査された各フォトセンサを選択状態にするための選択トランジスタを個別に設ける必要があるため、画素数が増大するにしたがってシステム自体が大型化するという問題を有している。

そこで、近年、このような問題を解決するための構成として、フォトセンサ自体にフォトセンス機能と選択トランジスタ機能とを持たせた、いわゆる、ダブルゲート構造を有する薄膜トランジスタ(以下、ダブルゲート型フォトセンサという)が開発され、システムの小型化、及び、画素の高密度化を図る試みがなされている。

[0005]

以下、ダブルゲート型フォトセンサの構造及び機能について説明する。

図10は、ダブルゲート型フォトセンサの構造を示す断面図である。

図10(a)に示すように、ダブルゲート型フォトセンサ10は、可視光が入射されると電子—正孔対が生成されるアモルファスシリコン等の半導体層11と、半導体層11の両端にそれぞれ設けられた n + シリコン層17、18と、 n + シリコン層17、18上に形成されたソース電極12及びドレイン電極13と、半導体層11の上方(図面上方)にブロック絶縁膜14及び上部(トップ)ゲート絶縁膜15を介して形成されたトップゲート電極21と、半導体層11の下方(図面下方)に下部(ボトム)ゲート絶縁膜16を介して形成されたボトムゲート電極22と、を有して構成されている。

[0006]

なお、図10(a)において、トップゲート電極21、トップゲート絶縁膜15、ボトムゲート絶縁膜16、及び、トップゲート電極21上に設けられる保護絶縁膜20は、いずれも半導体層11を励起する可視光に対して透過率の高い材質により構成され、一方、ボトムゲート電極22は、可視光の透過を遮断する材質により構成されることにより、図面上方から入射する照射光のみを検知する構

造を有している。

[0007]

すなわち、ダブルゲート型フォトセンサ10は、半導体層11を共通のチャネル領域として、半導体層11、ソース電極12、ドレイン電極13及びトップゲート電極21により形成される上部MOSトランジスタと、半導体層11、ソース電極12、ドレイン電極13及びボトムゲート電極22により形成される下部MOSトランジスタとからなる2つのMOSトランジスタの組み合わせた構造が、ガラス基板等の透明な絶縁性基板19上に形成されている。

そして、このようなダブルゲート型フォトセンサ10は、一般に、図10(b)に示すような等価回路により表される。ここで、TGはトップゲート端子、BGはボトムゲート端子、Sはソース端子、Dはドレイン端子である。

[8000]

次に、上述したダブルゲート型フォトセンサを2次元配列して構成されるフォ トセンサシステムについて、図面を参照して簡単に説明する。

図11は、ダブルゲート型フォトセンサを2次元配列して構成されるフォトセンサシステムの概略構成図である。

[0009]

図11に示すように、フォトセンサシステムは、大別して、多数のダブルゲート型フォトセンサ10を n 行×m列のマトリクス状に配列したフォトセンサアレイ100と、各ダブルゲート型フォトセンサ10のトップゲート端子TG及びボトムゲート端子BGを各々行方向に接続したトップゲートライン101及びボトムゲートライン102と、トップゲートライン101及びボトムゲートライン102に各々接続されたトップゲートドライバ111及びボトムゲートドライバ112と、各ダブルゲート型フォトセンサのドレイン端子Dを列方向に接続したデータライン103と、データライン103に接続されたコラムスイッチ113と、を有して構成される。ここで、φtg及びφbgは、それぞれリセットパルスφT1、φT2、…φTi、…φTn、及び、読み出しパルスφB1、φB2、…φBi、…φBnを生成するための基準電圧、φpgは、プリチャージ電圧Vpgを印加するタイミングを制御するプリチャージ信号である。

 $\bigcirc$ 

[0010]

このような構成において、トップゲートドライバ111からトップゲート端子 TGに電圧を印加することによりフォトセンス機能が実現され、ボトムゲートド ライバ112からボトムゲート端子BGに電圧を印加し、データライン103を 介して検出信号をコラムスイッチ113に取り込んでシリアルデータとして出力 (Vout) することにより選択読み出し機能が実現される。

[0011]

次に、上述したフォトセンサシステムの駆動制御方法について、図面を参照して説明する。

図12は、フォトセンサシステムの駆動制御方法を示すタイミングチャートであり、図13は、ダブルゲート型フォトセンサの動作概念図であり、図14は、フォトセンサシステムの出力電圧の光応答特性を示す図である。

[0012]

まず、リセット動作においては、図12、図13(a)に示すように、i番目の行のトップゲートライン101にパルス電圧(リセットパルス;例えばVtg=+15Vのハイレベル) $\phi$ Tiを印加して、各ダブルゲート型フォトセンサ10の半導体層に蓄積されているキャリア(正孔)を放出する(リセット期間Treset)。

次いで、光蓄積動作においては、図12、図13(b)に示すように、トップ ゲートライン101にローレベル(例えばVtg=-15V)のバイアス電圧φT iを印加することにより、リセット動作を終了し、キャリヤ蓄積動作による光蓄 積期間Taがスタートする。光蓄積期間Taにおいては、トップゲート電極側か ら入射した光量に応じてチャネル領域にキャリアが蓄積される。

[0013]

そして、プリチャージ動作においては、図12、図13 (c) に示すように、 光蓄積期間Taに並行して、プリチャージ信号 ø pgに基づいてデータライン10 3に所定の電圧(プリチャージ電圧)V pgを印加し、ドレイン電極13に電荷を 保持させる(プリチャージ期間T prch)。

次いで、読み出し動作においては、図12、図13(d)に示すように、プリ

チャージ期間Tprchを経過した後、ボトムゲートライン102にハイレベル(例えばVbg=+10V)のバイアス電圧(読み出し選択信号;以下、読み出しパルスという)  $\phi$  B i を印加することにより、ダブルゲート型フォトセンサ10をON状態にする(読み出し期間Tread)。

#### [0014]

ここで、読み出し期間Treadにおいては、チャネル領域に蓄積されたキャリア (正孔)が逆極性のトップゲート端子TGに印加されたVtg (-15V)を緩和 する方向に働くため、ボトムゲート端子BGのVbgにより n チャネルが形成され、ドレイン電流に応じてデータライン103のデータライン電圧VDは、図14 (a)に示すように、プリチャージ電圧Vpgから時間の経過とともに徐々に低下する傾向を示す。

すなわち、光蓄積期間Taにおける光蓄積状態が暗状態で、チャネル領域に正孔が蓄積されていない場合には、図13(e)、図14(a)に示すように、トップゲートTGに負バイアスをかけることによって、ボトムゲートBGの正バイアスが打ち消され、ダブルゲート型フォトセンサ10はOFF状態となり、ドレイン電圧、すなわち、データライン103の電圧VDが、ほぼそのまま保持されることになる。

#### [0015]

一方、光蓄積状態が明状態の場合には、図13(d)、図14(a)に示すように、チャネル領域に入射光量に応じた正孔が捕獲されているため、トップゲートTGの負バイアスを打ち消すように作用し、この打ち消された分だけボトムゲートBGの正バイアスによって、ダブルゲート型フォトセンサ10はON状態となる。そして、この入射光量に応じたON抵抗に従って、データライン103の電圧VDは、低下することになる。

## [0016]

したがって、図14(a)に示したように、データライン103の電圧VDの変化傾向は、トップゲートTGへのリセットパルスφTiの印加によるリセット動作の終了時点から、ボトムゲートBGに読み出しパルスφBiが印加されるまでの時間(光蓄積期間Ta)に受光した光量に深く関連し、蓄積されたキャリア

が少ない場合には緩やかに低下する傾向を示し、また、蓄積されたキャリアが多い場合には急峻に低下する傾向を示す。そのため、読み出し期間Treadがスタートして、所定の時間経過後のデータライン103の電圧VDを検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧に至るまでの時間を検出することにより、照射光の光量が換算される。

[0017]

上述した一連の駆動制御を1サイクルとして、i+1番目の行のダブルゲート型フォトセンサ10にも同等の処理手順を繰り返すことにより、ダブルゲート型フォトセンサ10を2次元のセンサシステムとして動作させることができる。

なお、図12に示したタイミングチャートにおいて、プリチャージ期間Tprch の経過後、図13(f)、(g)に示すように、ボトムゲートライン102にローレベル(例えばVbg=0V)を印加した状態を継続すると、ダブルゲート型フォトセンサ10はOFF状態を持続し、図14(b)に示すように、データライン103の電圧VDは、プリチャージ電圧Vpgを保持する。このように、ボトムゲートライン102への電圧の印加状態により、ダブルゲート型フォトセンサ10の読み出し状態を選択する選択機能が実現される。

[0018]

#### 【発明が解決しようとする課題】

上述したような従来技術に係るフォトセンサシステムにおいては、以下に示す ような問題を有していた。

(イ)上述したダブルゲート型フォトセンサを2次元のセンサシステムとして動作させるために、2次元配列された1行毎のダブルゲート型フォトセンサに対して、リセットパルス及びプリチャージ電圧の印加を行い、光蓄積期間の経過後に読み出しパルスを印加するという一連の処理手順を行い、かつ、該処理手順を各行毎に順次繰り返して行う駆動制御方法が採用されていた。

[0019]

そのため、n本の走査線を有する2次元マトリクスの場合、1画面のスキャンを行うためには、1番目から最後のn番目までn回同様の動作をシリアルに行わなければならず、2次元センサの画素数(走査線数)が多くなるほど、また、ダ

ブルゲート型フォトセンサへの入射光量が低くなるほど、光蓄積期間を含めた動作処理時間が増大するという問題を有していた。よって、1 画面分の全フォトセンサのスキャン時間(動作処理時間)が経過するまで被写体を静止させておかなければならない等の制約が生じ、実用化の範囲が極めて制限されるという問題を有していた。

[0020]

(ロ)上述したダブルゲート型フォトセンサを適用した2次元のセンサシステムにおいては、被写体画像を良好に読み取るために、光蓄積期間を適切に設定する必要がある。ここで、適切な光蓄積期間は、外光照度や種々の周囲の条件に依存して異なるため、スキャン開始前に光蓄積期間を複数段階に変えて読み取り動作を行い、その結果に応じて、光蓄積期間の最適値を求める手法が採用されていた

そのため、上述したような各行毎に「リセット動作→光蓄積動作→プリチャージ動作→読み出し動作」を1サイクルとしてn行繰り返す、という従来の駆動制御方法にしたがって、上記事前読み出し動作を行うと、まず、光蓄積期間をある適当な値に設定して全画面読み出しを行い、次いで、光蓄積期間を変更して、再度全画面読み出しを行う動作を複数回繰り返さなくてはならず、事前読み込み動作に要する時間が極めて長くなってしまい、迅速に適切な感度で被写体画像の読み取り動作を開始することができないという問題を有していた。

[0021]

そこで、本発明は、上述した問題を解決し、ダブルゲート型フォトセンサを2次元のセンサシステムに適用した場合に、スキャン時間を大幅に短縮し、また、より検出感度の高いスキャン動作を迅速に実行することができるフォトセンサシステムの駆動制御方法を提供することを目的とする。

[0022]

【課題を解決するための手段】

請求項1記載のフォトセンサシステムの駆動制御方法は、マトリクス状に配列 された複数個のフォトセンサと、該フォトセンサの第1のゲート電極を行方向に 接続した第1のゲートライン群と、前記フォトセンサの第2のゲート電極を行方 向に接続した第2のゲートライン群と、前記フォトセンサのドレイン電極を列方 向に接続したデータライン群と、を備えたフォトセンサシステムの駆動制御方法 において、該フォトセンサシステムの駆動制御方法は、前記第1のゲートライン 群の所定のラインにリセットパルスを印加して、前記フォトセンサを初期化する 第1のステップと、前記初期化終了後、プリチャージパルスに基づいて、前記データライン群の所定のラインに所定のプリチャージ電圧を印加するプリチャージ 動作が終了したフォトセンサに対して、前記第2のゲートラインを介して読み出 しパルスを印加して、前記初期化終了から前記読み出しパルスの印加までの電荷 蓄積期間に蓄積された電荷による前記データラインの電圧変化を順次出力する第 2のステップと、を含み、前記第2のステップにおける前記プリチャージパルス と読み出しパルスの各行毎の印加タイミングは、前記第1のステップにおけるリ セットパルスと、前記第2のステップにおける前記プリチャージパルス及び前記 読み出しパルスとの合計時間に設定されていることを特徴としている。

[0023]

請求項2記載のフォトセンサシステムの駆動制御方法は、請求項1記載のフォトセンサシステムの駆動制御方法において、前記第1のステップにおいて、前記リセットパルスを前記第1のゲートライン群の各々に同時に印加し、前記第2のステップにおいて、前記データライン群の各々に順次、前記プリチャージ電圧を印加するとともに、前記第2のゲートライン群の各々に順次読み出しパルスを印加することを特徴としている。

請求項3記載のフォトセンサシステムの駆動制御方法は、前記第1のステップにおいて、前記リセットパルスを前記第1のゲートライン群の各々に順次印加し、前記第2のステップにおいて、前記第1のゲートライン群への前記第1のステップにおける前記リセットパルスの印加終了後、前記データライン群の各々に順次、前記プリチャージ電圧を印加するとともに、前記第2のゲートライン群の各々に、前記第1のステップにおける前記第1のゲートライン群への前記リセットパルスの印加順序に対して逆の順序で、読み出しパルスを印加することを特徴としている。

[0024]

請求項4記載のフォトセンサシステムの駆動制御方法は、請求項1記載のフォトセンサシステムの駆動制御方法において、前記第1のステップにおいて、前記リセットパルスを前記第1のゲートライン群の各々に順次印加し、前記第2のステップにおいて、前記第1のステップと同期して、前記データライン群の各々に順次、前記プリチャージ電圧を印加するとともに、前記第2のゲートライン群の各々に、前記第1のステップにおける前記第1のゲートライン群への前記リセットパルスの印加順序に対して逆の順序で、読み出しパルスを印加するとともに、前記データライン群への所定のプリチャージ電圧の印加、及び、前記第2のゲートライン群への読み出しパルスの印加が終了し、前記第1のステップにおけるリセットパルスと、前記第2のステップにおける前記プリチャージパルス及び前記読み出しパルスとの合計時間経過後、前記データライン群の各々に順次、前記プリチャージ電圧を印加するとともに、前記第2のゲートライン群の各々に、前記 読み出しパルスの印加順序と同じ順序で前記読み出しパルスを印加することを特徴としている。

# [0025]

請求項5記載のフォトセンサシステムの駆動制御方法は、請求項1乃至4のいずれかに記載のフォトセンサシステムの駆動制御方法において、前記第1のステップにおけるリセットパルスと、前記第2のステップにおける前記プリチャージパルスと、前記読み出しパルスは、相互に時間的に重ならないように設定されていることを特徴としている。

請求項6記載のフォトセンサシステムの駆動制御方法は、請求項1乃至4のいずれかに記載のフォトセンサシステムの駆動制御方法において、前記第2のステップにおける前記電荷蓄積期間は、前記第1のステップにおけるリセットパルスと、前記第2のステップにおける前記プリチャージパルス及び前記読み出しパルスとの合計時間を基準時間として、該基準時間の整数倍に相当する時間に設定されていることを特徴としている。

#### [0026]

請求項7記載のフォトセンサシステムの駆動制御方法は、請求項2乃至4のいずれかに記載のフォトセンサシステムの駆動制御方法において、前記第2のステ

ップにおける前記電荷蓄積期間は、前記第1のステップにおけるリセットパルスと、前記第2における前記プリチャージパルス及び前記読み出しパルスとの合計時間を基準時間として、前記各行毎に異なる長さの時間に設定されていることを特徴としている。

請求項8記載のフォトセンサシステムの駆動制御方法は、請求項1乃至4のいずれかに記載のフォトセンサシステムの駆動制御方法において、前記フォトセンサは、半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成されたトップゲート電極及びボトムゲート電極と、を有し、前記トップゲート電極を前記第1のゲート電極とするとともに、前記ボトムゲート電極を前記第2のゲート電極とし、前記チャネル領域に前記照射された光の量に対応する電荷が発生、蓄積されることを特徴としている。

[0027]

#### 【発明の実施の形態】

以下に、本発明に係るフォトセンサシステムの駆動制御方法の実施の形態について、図面を参照しながら説明する。なお、以下に示す実施形態においては、フォトセンサとして、上述したダブルゲート型フォトセンサを適用し、トップゲート電極を第1のゲート電極として電圧を印加することにより、フォトセンス機能を実現するとともに、ボトムゲート電極を第2のゲート電極として電圧を印加することにより、チャネル領域に蓄積された電荷量を読み出す機能を実現するものとして説明する。

[0028]

#### <第1の実施形態>

図1は、本発明に係るフォトセンサシステムの駆動制御方法の第1の実施形態を示すタイミングチャートであり、図2は、本実施形態の変形例を示すタイミングチャートである。ここでは、図11に示したフォトセンサシステムを適宜参照しながら、駆動制御方法を説明する。

図1、図2に示すように、本実施形態に係る駆動制御方法は、まず、ダブルゲート型フォトセンサ10のトップゲート端子TGを行方向に接続するトップゲー

トライン101の各々に、順次リセットパルスφT1、φT2、…φTnを印加してリセット期間Tresetをスタートし、各行毎のダブルゲート型フォトセンサ10を初期化する。

[0029]

次いで、リセットパルスφΤ1、φΤ2、…φΤnが立ち下がり、リセット期間Tresetが終了することにより、光蓄積期間Taがスタートして、各行毎にダブルゲート型フォトセンサ10のトップゲート電極側から入射される光量に応じてチャネル領域に電荷(正孔)が発生し、蓄積される。ここで、図1に示すように、光蓄積期間Ta内に並行して、あるいは、図2に示すように、光蓄積期間Taの終了後に、プリチャージ信号φpgを順次印加することにより、プリチャージ期間Tprchをスタートし、データライン103にプリチャージ電圧を印加してダブルゲート型フォトセンサ10のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。

[0030]

次いで、光蓄積期間Ta及びプリチャージ期間Tprchが終了したダブルゲート型フォトセンサ10に対して、他の行におけるリセット動作、プリチャージ動作及び読み出し動作のための各信号の印加タイミングと時間的に重ならないタイミングで、各行毎にボトムゲートライン102に順次読み出しパルスøB1、øB2、…øBnを印加して、読み出し期間Treadをスタートし、ダブルゲート型フォトセンサ10に蓄積された電荷に対応する電圧変化VD1、VD2、VD3、…VDmを、コラムスイッチ113によりデータライン103を介して読み出す

ここで、照射光量の検出方法は、上述した従来技術と同様に、各データライン 103の電圧VD1、VD2、VD3、…VDmの低下傾向を、読み出し期間T readがスタートして、所定の時間経過後の電圧値を検出することにより、あるい は、所定のしきい値電圧を基準にして、その電圧値に至るまでの時間を検出する ことにより、照射光量を換算する。

[0031]

したがって、従来技術に示した駆動制御方法においては、 1 サイクルの期間内

で「リセット動作→光蓄積動作→プリチャージ動作→読み出し動作」からなる一連の処理手順を実行し、当該処理手順を走査線数分シリアルに繰り返し行っていたのに対して、本実施形態においては、まず、トップゲートライン101を介して最初の行のダブルゲート型フォトセンサから順に、リセットパルスφT1、φT2、…φTnを所定の時間間隔で連続的に印加するリセット動作を先行して実行しつつ、ダブルゲート型フォトセンサのうち、光蓄積期間Taが経過し、かつ、プリチャージ期間Tprchが終了した最初の行のダブルゲート型フォトセンサから順に、他の行におけるリセット動作及びプリチャージ動作のための信号の印加タイミングと時間的に重ならないタイミングで、ボトムゲートライン102を介して読み出しパルスφB1、φB2、…φBnを順次印加し、ドレイン電極の電圧変化VD1、VD2、VD3、…VDmを読み出す処理手順を実行する。

よって、各行毎の処理サイクルの一部を時間的にオーバーラップさせることができるとともに、リセット動作、プリチャージ動作、読み出し動作が時間的に重なって実行されることがないので、全ての行におけるリセット動作が終了する前に読み出し動作を行って、スキャン時間を大幅に短縮することができるとともに、2次元画面全体のスキャン動作を良好に行うことができる。

[0032]

ここで、上述したフォトセンサシステムの駆動制御方法における、各行毎の処理動作のタイミングについて、図面を参照して詳しく説明する。

図3は、上述したフォトセンサシステムの駆動制御方法における、各行毎の処理動作のタイミングを説明するタイミングチャートであり、図4は、各行毎の処理動作とリセットパルスのタイミングとの関係を説明するタイミングチャートである。

図3に示すように、本実施形態における各行毎の処理動作のタイミング(以下、遅れ時間Tdelayという)は、上述したように、各行の読み出し動作が他の行におけるリセット動作及びプリチャージ動作のための信号の印加タイミングと時間的に重ならないように、次式に示すような関係を有している。

すなわち、遅れ時間Tdelayは、リセット期間Tresetとプリチャージ期間Tprc

hと読み出し期間Treadとの総和に相当する時間に設定されている。

[0033]

(1)式に示した遅れ時間 T delayの設定条件は、以下のような理由によって 定義付けられる。

一般に、フォトセンサシステムにおいては、ダブルゲート型フォトセンサへの入射光量に対する検出感度を高めるために、リセット期間Tresetに対して読み出し期間Treadを長く設定する必要があり、また、処理時間を最適化し、駆動制御を簡易にするために、光蓄積期間Taを一定に設定することが好ましい。

そこで、図4に示すように、各行毎の動作タイミングを考慮することなく、リセット動作をシリアルに連続して行い、各行毎に光蓄積期間Ta経過後に順次読み出し動作を実行する駆動制御方法について検討すると、光蓄積期間Taを短縮するために、全ての行におけるリセット動作が終了する前に読み出し動作を開始すると、リセット動作とプリチャージ動作、もしくは、読み出し動作の実行タイミングが時間的に重なってしまうことがあり、正確な読み出しができなくなってしまうことがある、という問題が生じる。

そのため、全行のリセット動作が終了するまで、次動作の開始を待たなければならず、それによって光蓄積期間Taの最小値が行数nに依存して制約を受け、 検出感度の設定自由度が低下するとともに、行数nが増加すると、光蓄積期間Taが増大するという問題がある。

[0034]

そこで、本実施形態においては、上述したような問題を回避することを目的として、遅れ時間(特に、リセットパルスの間隔) T delayを、上記(1)式の関係に設定することにより、リセット動作相互間の期間にプリチャージ動作及び読み出し動作を実行し、各動作が時間的に重ならないように制御するとともに、全行のリセット動作が終了する前に読み出し動作を開始することが可能となる。

したがって、フォトセンサシステムにおける被写体画像のスキャン動作を最適 に駆動制御しつつ、スキャン動作に要する時間を大幅に短縮することができる。

また、このとき、図4に示すように、光蓄積期間Taは次式のように表されるので、遅れ時間Tdelayを最小単位とする時間で光蓄積期間Taを任意に設定す

ることができ、外光照度や種々の周囲の条件に応じた適切な光蓄積期間を設定することができる。ここで、kは0以上の整数である。

 $Ta = T delay \times k + T prch$  ..... (2)

[0035]

# <第2の実施形態>

次に、本発明に係るフォトセンサシステムの駆動制御方法の第2の実施形態について、図面を参照して説明する。

本実施形態は、上述した第1の実施形態に示したような実際のスキャン動作に 先立って行う、光蓄積期間の最適値(最適感度)を求める処理(以下、事前読み 込み処理という)において、上記(1)、(2)式の設定条件を適用して、事前 読み込み処理の所要時間を大幅に短縮したことを特徴とする。

図5は、請求項2記載のフォトセンサシステムの駆動制御方法における一実施 形態を示すタイミングチャートである。ここでは、図11に示したフォトセンサ システムを適宜参照しながら、駆動制御方法を説明する。

[0036]

図5に示すように、本実施形態に係る事前読み込み処理の駆動制御方法は、まず、ダブルゲート型フォトセンサ10のトップゲート端子TGを行方向に接続するトップゲートライン101の各々に、同時にリセットパルスφT1、φT2、…φTnを印加してリセット期間Tresetを同時にスタートし、各行毎のダブルゲート型フォトセンサ10を初期化する。

次いで、リセットパルスφT1、φT2、…φTnが同時に立ち下がり、リセット期間Tresetが終了することにより、全ての行におけるダブルゲート型フォトセンサ10の光蓄積期間Taが一斉にスタートして、各行毎のダブルゲート型フォトセンサ10のトップゲート電極側から入射される光量に応じてチャネル領域に電荷(正孔)が発生し、蓄積される。ここで、上記(1)式に示した遅れ時間Tdelayを単位時間として、図5に示すように、光蓄積期間Taを各行毎に遅れ時間Tdelay分ずつ変化させて、他の行におけるプリチャージ動作及び読み出し動作のための各信号の印加タイミングと時間的に重ならないタイミングで、プリチャージ信号φpg及び読み出しパルスφB1、φB2、…φBnを印加する。

[0037]

すなわち、第1の実施形態と同様に、プリチャージ信号 φ pgを光蓄積期間 T a 内に並行して、あるいは、光蓄積期間 T a の終了後に、遅れ時間 T delay間隔毎に順次印加することにより、プリチャージ期間 T prchをスタートし、データライン103にプリチャージ電圧を印加してダブルゲート型フォトセンサ10のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。

また、光蓄積期間 T a 及びプリチャージ期間 T pr chが終了したダブルゲート型フォトセンサ 1 0 に対して、各行毎にボトムゲートライン 1 0 2 に読み出しパルス  $\phi$  B 1、 $\phi$  B 2、 $\cdots$   $\phi$  B n を遅れ時間 T delay間隔で順次印加することにより、読み出し期間 T readをスタートし、各ダブルゲート型フォトセンサ 1 0 に蓄積された電荷に対応する電圧変化 V D 1、V D 2、V D 3、 $\cdots$  V D m が、コラムスイッチ 1 1 3 によりデータライン 1 0 3 を介して読み出される。

[0038]

したがって、従来技術に示した駆動制御方法においては、x段階の光蓄積期間の調整を可能とするためには、最適な感度を得るまでに、少なくとも、光蓄積期間をx回異なる数値に設定して、その都度一画面を読み取らなければならなかったのに対して、本実施形態においては、まず、全ての行のダブルゲート型フォトセンサ10に同時に、リセットパルスφT1、φT2、…φTnを印加して、リセット動作及び光蓄積動作を同時に開始するとともに、読み出し動作を各行について順次、遅れ時間Tdelay間隔で行うことにより、各行毎に光蓄積期間Taが遅れ時間Tdelay間隔で増加するので、一画面の事前読み込み処理で行数分の異なる検出感度で読み込んだ画像を取得することができる。

[0039]

具体的には、図5に示したように、各行の光蓄積期間Taは、上記(2)式に示したように、遅れ時間Tdelayの整数倍(x)に設定され、1行目ではxの値が0、2行目ではx=1、n-1行目ではx=n-2、n行目ではx=n-1という関係になっている。

すなわち、一画面の読み込み処理で、 $x=0\sim n-1$ までの行数分(n)の異なる感度に相当する読み込み処理が実行される。



 $Tp = T delay \times n$  ..... (3)

[0040]

そのため、x(x<n)段階の光蓄積期間の調整のために、一画面を一回読み込むだけで、必要な情報を得ることができ、事前読み込み時間を大幅に短縮することができる。

なお、本実施形態に係る駆動制御方法においては、全ての行のダブルゲート型 フォトセンサに同時に、リセットパルスを印加する必要があるため、トップゲー トドライバ111がそれに見合った十分な駆動能力を備えている必要があること はいうまでもない。

[0041]

#### <第3の実施形態>

次に、本発明に係るフォトセンサシステムの駆動制御方法の第3の実施形態について、図面を参照して説明する。

本実施形態は、事前読み込み処理において、上記(1)、(2)式の設定条件 を適用して、事前読み込み処理の所要時間を短縮しつつ、光蓄積期間(検出感度 に対応)の設定幅を拡大したことを特徴とする。

図6は、請求項3記載のフォトセンサシステムの駆動制御方法における一実施 形態を示すタイミングチャートであり、図7は、本実施形態における光蓄積期間 の設定幅の変化を示す概念図である。ここでは、図11に示したフォトセンサシ ステムを適宜参照しながら、駆動制御方法を説明する。

[0042]

図6に示すように、本実施形態に係る駆動制御方法は、まず、ダブルゲート型フォトセンサ10のトップゲート端子TGを行方向に接続するトップゲートライン101の各々に、遅れ時間Tdelayの時間間隔で順次リセットパルスφT1、φT2、…φTnを印加してリセット期間Tresetをスタートし、各行毎のダブルゲート型フォトセンサ10を初期化する。



次いで、リセットパルスφT1、φT2、…φTnが立ち下がり、リセット期間Tresetが終了することにより、光蓄積期間Taがスタートして、各行毎にダブルゲート型フォトセンサ10のトップゲート電極側から入射される光量に応じてチャネル領域に電荷(正孔)が発生し、蓄積される。

# [0043]

ここで、最後のリセットパルスφTnが立ち下がった後、上記(1)式に示した遅れ時間Tdelayを単位時間として、図6に示すように、光蓄積期間Taを各行毎に遅れ時間Tdelay分ずつ変化させて、他の行におけるプリチャージ動作及び読み出し動作のための各信号の印加タイミングと時間的に重ならないタイミングで、プリチャージ信号φpg及び読み出しパルスφΒn、φΒn-1、…φΒ2、φΒ1を印加する。

すなわち、プリチャージ信号 φ pgを光蓄積期間 T a 内に並行して、あるいは、 光蓄積期間 T a の終了後に、遅れ時間 T de lay間隔毎に順次印加することにより 、プリチャージ期間 T pr chをスタートし、データライン 1 0 3 にプリチャージ電 圧を印加してダブルゲート型フォトセンサ 1 0 のドレイン電極に所定の電圧を保 持させるプリチャージ動作が行われる。

## [0044]

また、光蓄積期間 T a 及びプリチャージ期間 T pr chが終了したダブルゲート型フォトセンサ10に対して、各行毎にボトムゲートライン102に読み出しパルス $\phi$  B n、 $\phi$  B n -1、… $\phi$  B 2、 $\phi$  1 を遅れ時間 T delay間隔で順次印加することにより、n行目から読み出し期間 T readをスタートし、ダブルゲート型フォトセンサ10に蓄積された電荷に対応する電圧変化 V D 1、V D 2、V D 3、…V D m が、コラムスイッチ113によりデータライン103を介して読み出される。

# [0045]

このように、本実施形態においては、まず、1行目からn行目の順番、かつ、遅れ時間Tdelay間隔で、各行に順次リセットパルス $\phi$ T1、 $\phi$ T2、 $\cdots$  $\phi$ Tn を印加して、リセット動作及び光蓄積動作を同時に開始するとともに、全ての行のリセット動作後、n行目から1行目の順番、かつ、遅れ時間Tdelay間隔で、

Venez.

各行に順次読み出しパルス φ B n、 φ B n - 1、… φ B 2、 φ 1 を印加して、読み出し動作を実行することにより、各行毎に光蓄積期間 T a が遅れ時間 T delay の 2 倍の時間間隔で増加するので、一画面の事前読み込み処理で行数分以上の調整段階を有する検出感度で読み込んだ画像を取得することができる。

## [0046]

具体的には、図7に示すように、各行の光蓄積期間T a は、遅れ時間T de lay の偶数倍( $2\times x$ )に設定され、n 行目ではx の値が0、n-1 行目ではx=1、n-2 行目ではx=2、n/2 行目ではx=n/2、2 行目ではx=n-1、1 行目ではx=n という関係になっている。

したがって、一画面の読み込み処理で、 $x=0\sim n$ の行数分(n)で、かつ、 光蓄積期間 $Taが0\sim 2n$  (1飛び)倍の異なる感度に相当する読み込み処理が 実行される。

 $Tp = T delay \times (3 n / 2 - 1) \qquad \cdots \qquad (4)$ 

そのため、事前読み込み処理を、光蓄積期間TaがnxTdelay時間になるまで行う場合には、読み出し動作を一画面の半分(n/2行目)まで行えばよいので、事前読み込み時間を大幅に短縮することができる。

### [0047]

なお、本実施形態に係る駆動制御方法においては、光蓄積期間Taを遅れ時間Tdelayの2倍の時間間隔で変化させているため、第2の実施形態に比較して、遅れ時間Tdelay間隔で細かく調整することはできないが、行数 n の 2 倍の段階まで感度調整の設定幅を広くすることができるので、例えば、行数 n = 2 5 6 のセンサアレイ 1 0 0 においても、5 1 2 段階まで感度調整を行うことができる。

また、本実施形態に係る駆動制御方法においては、各行毎に遅れ時間 T delay 間隔で順次リセット動作を行う手法を採用しているので、トップゲートドライバ に大きな駆動能力を備える必要がないが、リセット動作においては 1 行目から n 行目に方向に、また、読み出し動作においては n 行目から 1 行目方向に、それぞ

(27)

れ信号パルスの印加順序を変化させているため、例えば、ボトムゲートドライバ 112のシフトレジスタにシフト方向を切り換える機能を備えている必要がある ことはいうまでもない。

[0048]

# <第4の実施形態>

次に、本発明に係るフォトセンサシステムの駆動制御方法の第4の実施形態について、図面を参照して説明する。

本実施形態は、事前読み込み処理において、上記(1)、(2)式の設定条件を適用して、事前読み込み処理の所要時間を短縮しつつ、光蓄積期間(検出感度に対応)を細かく設定し、さらに、ドライバの駆動能力の増加を抑制したことを特徴とする。

図8は、請求項4記載のフォトセンサシステムの駆動制御方法における一実施 形態を示すタイミングチャートであり、図9は、本実施形態における光蓄積期間 の設定幅の変化を示す概念図である。ここでは、図11に示したフォトセンサシ ステムを適宜参照しながら、駆動制御方法を説明する。

[0049]

図8に示すように、本実施形態に係る駆動制御方法は、まず、ダブルゲート型フォトセンサ10のトップゲート端子TGを行方向に接続するトップゲートライン101の各々に、1行目からn行目の順番、かつ、遅れ時間Tdelayの時間間隔で順次リセットパルスφT1、φT2、…φTnを印加してリセット期間Tresetをスタートし、各行毎のダブルゲート型フォトセンサ10を初期化するとともに、各リセット期間Tresetが終了することにより、光蓄積期間Taがスタートして、各行毎にダブルゲート型フォトセンサ10のトップゲート電極側から入射される光量に応じてチャネル領域に電荷(正孔)が発生し、蓄積される。

[0050]

ここで、このリセットパルス $\phi$  T 1、 $\phi$  T 2、 $\cdots$  $\phi$  T n の印加と同時に、ボトムゲートライン 1 0 2 の各々に、n 行目から 1 行目の順番、かつ、遅れ時間 T de lay間隔で、各行に順次読み出しパルス $\phi$  B n、 $\phi$  B n - 1、 $\cdots$  $\phi$  B 2、 $\phi$  1 を印加して、読み出し動作を実行する。

そして、最下行(n行目)のリセットパルス $\phi$  T nが立ち下がった後、1 T de lay時間経過後に、最下行(n行目)からn/2行目まで、遅れ時間 T de lay間隔で、再度読み出しパルス $\phi$  B n、 $\phi$  B n-1、 $\dots$   $\phi$  B n/2 を順次印加する。

すなわち、本実施形態における各行の光蓄積期間 Ta は、1 行目からn / 2 行目までは、1 行目に設定される光蓄積期間 Ta = (n-2) × T delayから、各行毎に2 × T delay間隔ずつ減少するように、遅れ時間 T delayの偶数倍に設定され、また、n / 2 + 1 行目から n 行目までは、n / 2 + 1 行目の光蓄積期間 Ta = (n-1) × T delayから、各行毎に2 × T delay間隔ずつ減少するように、遅れ時間 T delayの奇数倍に設定される。

[0051]

このようにして、各行毎に設定された光蓄積期間Taに蓄積された電荷に対応する電圧変化VD1、…VDmを、コラムスイッチ113によりデータライン103を介して読み出す。

具体的には、各行毎の光蓄積期間Taは次式のように表わせる。

$$T a = T delay \times k \cdots (5)$$

ここで、kは変数であって、図9に示すように、1行目ではkの値がn-2、2行目ではk=n-4、……n/2-1行目ではk=2、n/2行目ではk=0、n/2+1行目ではk=n-1、n/2+2行目ではk=n-3、……n-1行目ではk=3、n行目ではk=1という関係になっているので、一画面の読み込み処理で、 $x=0\sim n$ の行数分(n)で、かつ、光蓄積期間Taが1Tdelay間隔で異なる感度に相当する読み込み処理が実行される。

[0052]

また、本実施形態に係る事前読み込み処理における一画面当たりの読み込み所要時間Tpは、行数がnのセンサアレイ100の場合、次式のように表されるので、事前読み込み時間を大幅に短縮することができる。ここで、(1)式よりTdelay=Treset+Tpg+Treadである。

$$Tp = T delay \times (3 n / 2 + 1) \qquad \cdots \qquad (6)$$

なお、本実施形態に係る駆動制御方法においては、読み出し動作を1.5画面 分行っているため、光蓄積期間Taを遅れ時間Tdelay間隔で細かく調整するこ

とができるとともに、各行毎に遅れ時間Tdelay間隔で順次リセット動作を行う 手法を採用しているので、トップゲートドライバに大きな駆動能力を備える必要 がないが、リセット動作においては1行目からn行目に方向に、また、読み出し 動作においてはn行目から1行目方向に、それぞれ信号パルスの印加順序を変化 させているため、例えば、ボトムゲートドライバ112のシフトレジスタにシフ ト方向を切り換える機能を備えている必要があることはいうまでもない。

[0053]

## 【発明の効果】

請求項1記載の発明によれば、フォトセンサを2次元配列して構成されるフォトセンサシステムにおいて、リセットパルスとプリチャージパルスと読み出しパルスとの合計時間間隔で、連続的にリセット動作を実行しつつ、フォトセンサのうち、電荷蓄積期間が経過し、かつ、プリチャージ期間が終了した最初の行のダブルゲート型フォトセンサから順に、他の行におけるリセット動作、プリチャージ動作、読み出し動作のタイミングと時間的に重ならないように、ボトムゲートラインを介して読み出しパルスを順次印加し、ドレイン電極の電圧変化を読み出す処理手順を実行する駆動制御方法を有しているので、各行毎の処理サイクルの一部を時間的にオーバーラップさせることができるとともに、他の行におけるリセット動作、プリチャージ動作、読み出し動作と時間的に重なって実行されることがなく、全ての行におけるリセット動作が終了する前に読み出し動作を行って、スキャン時間を大幅に短縮することができるとともに、2次元画面全体のスキャン動作を良好に行うことができる。

#### [0054]

請求項2記載の発明によれば、フォトセンサを2次元配列して構成されるフォトセンサシステムにおいて、まず、全ての行のフォトセンサに同時に、リセットパルスを印加して、一斉にリセット動作及び電荷蓄積動作を同時に開始し、リセットパルスとプリチャージパルスと読み出しパルスとの合計時間間隔で、かつ、他の行におけるプリチャージ動作及び読み出し動作のための信号の印加タイミングと時間的に重ならないタイミングで、ボトムゲートラインを介して読み出しパルスを順次印加し、ドレイン電極の電圧変化を読み出す処理手順を実行する駆動

制御方法を有しているので、一画面のスキャン動作により、行数分の異なる検出 感度の出力を得ることができ、事前読み込み時間を大幅に短縮することができる

#### [0055]

(-)

請求項3記載の発明によれば、フォトセンサを2次元配列して構成されるフォトセンサシステムにおいて、まず、1行目からn行目の順番、かつ、リセットパルスとプリチャージパルスと読み出しパルスとの合計時間間隔で、各行に順次リセットパルスを印加して、リセット動作及び電荷蓄積動作を開始するとともに、全ての行のリセット動作後に、n行目から1行目の順番、かつ、上記合計時間間隔で、各行に順次読み出しパルスを印加して、読み出し動作を実行する駆動制御方法を有しているので、各行毎の電荷蓄積期間を上記合計時間の2倍の間隔で増加させて、一画面のスキャン動作により、各行に順次リセット動作を行いつつ、行数分以上の調整段階を有する検出感度の出力を得ることができる。

#### [0056]

請求項4記載の発明によれば、フォトセンサを2次元配列して構成されるフォトセンサシステムにおいて、まず、1行目からn行目の順番、かつ、リセットパルスとプリチャージパルスと読み出しパルスとの合計時間間隔で、各行に順次リセットパルスを印加してリセット動作及び電荷蓄積動作を開始すると同時に、n行目から1行目の順番、かつ、上記合計時間間隔で、各行に順次読み出しパルスを印加して、読み出し動作を実行し、全ての行のリセット動作後に、n行目からn/2行目の順番、かつ、上記合計時間間隔で、各行に順次読み出しパルスを再度印加して、読み出し動作を実行する駆動制御方法を有しているので、各行毎に電荷蓄積期間が上記合計時間の間隔で設定され、一画面のスキャン動作により、各行に順次リセット動作を行いつつ、行数分の異なる検出感度の出力を得ることができる。

#### [0057]

請求項5記載の発明によれば、上記合計時間を構成するセットパルス、プリチャージパルス、読み出しパルスは、相互に時間的に重ならないように設定されているので、各行毎の処理サイクルの一部を時間的にオーバーラップさせて、全て

の行におけるリセット動作が終了する前に読み出し動作を行って、スキャン時間 を大幅に短縮することができるとともに、2次元画面全体のスキャン動作を良好 に行うことができる。

請求項6の発明によれば、電荷蓄積期間が、リセットパルスとプリチャージパルスと読み出しパルスとの合計時間を基準時間として、該基準時間の整数倍に相当する時間に設定されているので、該基準時間を単位として電荷蓄積時間を任意に設定することができる。

#### [0058]

請求項7記載の発明によれば、電荷蓄積期間が、リセットパルスとプリチャージパルスと読み出しパルスとの合計時間を基準時間として、各行毎に異なる長さの時間に設定されているので、一画面の事前読み込み処理で行数分の異なる検出感度で読み込んだ画像を得ることができ、事前読み込み時間を大幅に短縮することができる。

請求項8記載の発明によれば、上記フォトセンサシステムを、2次元配列した ダブルゲート型フォトセンサにより構成しているので、2次元画面全体のスキャン時間、及び、事前読み込み処理の所要時間を大幅に短縮することができるとと もに、外光照度や種々の周囲の条件に応じた適切な検出感度で被写体画像の読み 取り動作を行うことができる。

#### 【図面の簡単な説明】

### 【図1】

本発明に係るフォトセンサシステムの駆動制御方法の第1の実施形態を示すタイミングチャートである。

#### 【図2】

本発明に係るフォトセンサシステムの駆動制御方法の第1の実施形態の変形例 を示すタイミングチャートである。

#### 【図3】

第1の実施形態に係るフォトセンサシステムの駆動制御方法における各行毎の 処理動作のタイミングを説明するタイミングチャートである。

### 【図4】

第1の実施形態に係るフォトセンサシステムの駆動制御方法における各行毎の 処理動作とリセットパルスのタイミングとの関係を説明するタイミングチャート である。

#### 【図5】

本発明に係るフォトセンサシステムの駆動制御方法の第2の実施形態を示すタイミングチャートである。

#### 【図6】

本発明に係るフォトセンサシステムの駆動制御方法の第3の実施形態を示すタイミングチャートである。

#### 【図7】

第3の実施形態に係るフォトセンサシステムの駆動制御方法における光蓄積期間の設定幅の変化を示す概念図である。

#### 【図8】

本発明に係るフォトセンサシステムの駆動制御方法の第4の実施形態を示すタイミングチャートである。

#### 【図9】

第4の実施形態に係るフォトセンサシステムの駆動制御方法における光蓄積期間の設定幅の変化を示す概念図である。

#### 【図10】

従来技術におけるダブルゲート型フォトセンサの構造を示す断面図である。

#### 【図11】

従来技術におけるダブルゲート型フォトセンサを2次元配列して構成されるフォトセンサシステムの概略構成図である。

#### 【図12】

フォトセンサシステムの駆動制御方法を示すタイミングチャートである。

# 【図13】

ダブルゲート型フォトセンサの動作概念図である。

# 【図14】


フォトセンサシステムの出力電圧の光応答特性を示す図である。

# 【符号の説明】


- 10 ダブルゲート型フォトセンサ
- 11 半導体薄膜
- 11a 半導体層
- 21 トップゲート電極
- 22 ボトムゲート電極
- 100 センサアレイ
- 101 トップゲートライン
- 102 ボトムゲートライン
- 103 データライン
- 111 トップアドレスデコーダ
- 112 ローアドレスデコーダ
- 113 コラムスイッチ

【書類名】 図面


【図1】




[図2]



【図3】




【図4】




【図5】


 $\bigcirc$ 




[図6]




【図7】




【図8】




【図9】




【図10】






(b)


【図11】




【図12】



【図13】



【図14】



【書類名】 要約書

【要約】

【課題】 ダブルゲート型フォトセンサを2次元のセンサシステムに適用した場合に、スキャン時間を大幅に短縮し、また、より検出感度の高いスキャン動作を 迅速に実行することができるフォトセンサシステムの駆動制御方法を提供する。

【解決手段】 リセット期間Tresetとプリチャージ期間Tprchと読み出し期間 Treadとの合計時間からなる遅れ時間Tdelay間隔で、連続的にリセット動作を 実行しつつ、光蓄積期間Taが経過し、かつ、プリチャージ期間Tprchが終了したダブルゲート型フォトセンサから順に、上記遅れ時間Tdelay間隔で、他の行 におけるリセット動作、プリチャージ動作及び読み出し動作と時間的に重ならな いように、ボトムゲートラインを介して読み出しパルスを順次印加し、ドレイン 電極の電圧変化を読み出す処理手順を実行する。

【選択図】 図3

# 認定・付加情報

特許出願の番号 平成11年 特許願 第252108号

受付番号 59900866302

書類名特許願

担当官 第五担当上席 0094

作成日 平成11年 9月 8日

<認定情報・付加情報>

【提出日】 平成11年 9月 6日

# 出願人履歴情報

識別番号

[000001443]

1. 変更年月日 1998年 1月 9日

[変更理由] 住所変更

住 所 東京都渋谷区本町1丁目6番2号

氏 名 カシオ計算機株式会社